• <em id="8tgcf"><acronym id="8tgcf"><u id="8tgcf"></u></acronym></em>

  • <rp id="8tgcf"></rp>
  • <s id="8tgcf"></s>
  • <tbody id="8tgcf"></tbody>

    1. <progress id="8tgcf"></progress>
      1. <rp id="8tgcf"></rp>

          <progress id="8tgcf"><big id="8tgcf"><video id="8tgcf"></video></big></progress>

            <dd id="8tgcf"><noscript id="8tgcf"><video id="8tgcf"></video></noscript></dd>
              
            技術資料
            DDS函數信號發生器設計原理
            更新時間:2017-02-01 12:42:10

              本文列舉了幾種不同的DDS函數信號發生器設計的方案,分析和總結每種方案設計原理和思路(函數信號發生器原理),學習如何利用直接數字頻率合成技術進行波形穩定并具有高精度的DDS函數信號發生器設計。

              DDS原理簡介

              從本質上看,它是一個以恒定高頻率運行的多位計數器。在溢出時,通過利用一個多位控制字來設置計數器步進的尺寸,允許計數器過零。計數器的高階位用來尋址存儲設備,該設備保持有生成的一個波形周期的數字記錄。高頻時鐘每前進一單位,計數器便步進一次,存儲器也將生成一個新的地址字,而新的波形數據值將會發送到DAC。DAC輸出的是取樣模擬波形,該波形經重構濾波器之后由發生器輸出。全數字化結構便于集成,輸出相位連續,頻率,相位和幅度均可實現程控。

              主要優點是輸出信號的頻率精度可以達到作為發生器參考信號使用的晶體控制振蕩器的水平,可以生成非常高的頻率精度,若擁有RAM波形存儲器,可以重現幾乎任何波形,還具有具有相對帶寬很寬,頻率轉換時間極短,頻率分辨率高等優點。

              DDS函數信號發生器設計原理分析

              (1)高精度DDS函數信號發生器的研制

              設計選用單片機AT89C55作為控制核心,其與DDS芯片AD9852之間采用并口通信方式。單片機P1口作為LCD液晶顯示的數據總線,P0口用于AD9852地址總線和并口傳輸的數據總線,使用鎖存器74ALS573實現P0口復用,74ALS573鎖存輸出的六位數值為AD9852內部寄存器的地址。P2和P3口作為控制口用于鍵盤芯片HD7279和AD9852的控制。

              由于AD9852的內部沒有低通濾波器,因此經過內部余弦DAC輸出的掃頻信號不可避免地含有高頻噪聲,所以信號輸出端口需外接低通濾波器抑制高頻干擾。該設計采用七階橢園函數濾波器。

              軟件設計主要分為菜單操作和頻率控制值計算兩部分。不同的按鍵代表著不同的數字和功能,除了正常的10個數字鍵0~9外,為了方便頻率值輸入,還設計了左右移動鍵、刪除鍵、Output確認輸出鍵等功能鍵。相應的數值如頻率、相位、幅度輸入完成后按Output輸出鍵,即產生相應的信號輸出。

              (2)任意波形發生器設計

              本系統采用FPGA實現,單片機控制整個系統,產生任意波形。主要由微處理器控制模塊、鍵盤與顯示模塊、DDS通道的FPGA實現模塊、D/A轉換模塊以及濾波器模塊組成。同時片外擴展了4 KB程序存儲器SRAM和6 KB數據存儲器ROM,分別用于存儲波形抽樣數據和3種標準輸出波形抽樣數據。系統設計原理如圖所示。

              采用AT89C5l單片機完成數據處理和控制其他電路工作。將鍵盤接收的數據通過特定算法轉換成二進制碼,再將處理后的控制字、波形參數和其他器件的控制信號發送出去。測量裝置需要設置輸出波形、頻率、電壓等參數,而且監控程序需要菜單驅動,因此需要設置鍵盤。鍵盤采用外接4×4軟鍵盤,使用軟件掃描方式獲得按鍵信息。因為按鍵需要去抖動,因此采用軟件編程方式實現,這樣可以節省硬件資源,簡化電路設計。

              DDS通道的FPGA實現模塊關鍵部分,主要由相位累加器、地址總線控制器、數據總線控制器與SRAM組成。其中,除了SRAM外,其余3個模塊都由FPGA實現。相位累加器實質上是一個帶反饋的29位加法器,它把輸出數據作為反饋數據和由微處理器送來的頻率控制字連續相加,從而產生有規律的29位相位地址碼。設計中采用流水線技術實現29位加法。當輸入所需頻率時,轉換成頻率控制字來驅動FPGA工作,從而產生所需波形頻率。整個模塊設計過程使用FPGA的開發軟件實現并進行仿真。

              (3)基于SOPC技術DDS函數信號發生器設計

              系統采用SOPC 設計方案,它由頻率預置電路、波形選擇、波形頻率控制、累加器、存儲波形數據的存儲器和D/ A 轉換電路、濾波電路組成。累加器模塊由10 位加法器與10 位寄存器級聯而成。波形存儲器中放入正弦波、方波、三角波、鋸齒波的數據。

              系統開發包括硬件部分和軟件部分,而硬件部分是由SOPC開發工具搭建而成。SOPC Builder生成NIOS嵌入式處理器,NIOS嵌入式處理器開發工具允許用戶配置多個CPU,在標準庫中添加外圍電路,也可以由用戶自定義外設,綜合處理自定義系統,這樣使設計變得更加靈活。打開SOPC Builder后分別添加CPU,PIO輸入( 10個按鍵用作頻率字的輸入、1個按鍵用作確認、4個按鍵用作波形的選擇) ,存儲器( FLASH,SRAM和SDRAM) ,PIO輸出( 10位作為ROM的地址、2位作為ROM塊的選擇、7位為LED段碼、1位為LED的選通端) 和定時器。所有組件添加完后的硬件架構圖如圖所示。

            相關產品

          1. <em id="8tgcf"><acronym id="8tgcf"><u id="8tgcf"></u></acronym></em>

          2. <rp id="8tgcf"></rp>
          3. <s id="8tgcf"></s>
          4. <tbody id="8tgcf"></tbody>

            1. <progress id="8tgcf"></progress>
              1. <rp id="8tgcf"></rp>

                  <progress id="8tgcf"><big id="8tgcf"><video id="8tgcf"></video></big></progress>

                    <dd id="8tgcf"><noscript id="8tgcf"><video id="8tgcf"></video></noscript></dd>
                    欧美日韩亚洲精品_欧美老肥婆牲交videos_忘穿内裤公交车模出水_爆乳2把你榨干哦ova在线观看